COMPITO di ARCHITETTURA DEI CALCOLATORI del 06-09-2018

MATRICOLA_____

COGNOME_____

NOME_____

DA RESTITUIRE INSIEME AGLI ELABORATI e A TUTTI I FOGLI
→ NON USARE FOGLI NON TIMBRATI
→ ANDARE IN BAGNO PRIMA DELL'INIZIO DELLA PROVA
→ NO FOGLI PERSONALI, NO TELEFONI, SMARTPHONE, ETC

SVOLGIMENTO DELLA PROVA:
☐ PER GLI STUDENTI DI "ARCHITETTURA DEI CALCOLATORI – A.A. 2015/16, 16/17, 17/18": es. N.1+2+3+7.

NOTA: per l'esercizio 7 dovranno essere consegnati DUE files: il file del programma VERILOG e il file relativo all'output (screenshot o copy/paste)

1) [16/40] Scrivere in assembly MIPS l'implementazione della funzione char *itoa(int n) che trasforma il numero naturale n (ovvero un intero >=0) in una stringa contenente caratteri ASCII, il cui puntatore e' restituito come parametro di ritorno, che rappresenta in lo stesso numero (es. il naturale 123 diventera' la stringa "123"). La funzione dovra' anche provvedere all'allocazione della memoria dinamica per memorizzare la stringa di uscita, inoltre dovra' essere realizzato un semplice programma `main` che legga da tastiera l'intero di ingresso e stampi la stringa di uscita chiamando la funzione "itoa" (promemoria: le cifre 0...9 hanno codifica corrispondente in caratteri ASCII 0→0x30, 1→ 0x31, ...9→0x39).

2) [7/40] Si consideri una cache di dimensione 384B e a 3 vie di tipo write-back/write-non-allocate. La dimensione del blocco e' 64 byte, il tempo di accesso alla cache e' 4 ns e la penalita' in caso di miss e' pari a 40 ns, la politica di rimpiazzamento e' LRU. Il processore effettua i seguenti accessi in cache, ad indirizzi al byte: 177, 1163, 223, 2181, 200, 3221, 175, 1184, 2182, 3201, 4176, 8173, 2176, 9183, 8251, 4176, 2201, 3180, 5171, 7178. Tali accessi sono alternativamente letture e scritture. Per la sequenza data, ricavare il tempo medio di accesso alla cache, riportare i tag contenuti in cache al termine, i bit di modifica (se presenti) e la lista dei blocchi (ovvero il loro indirizzo) via via eliminati durante il rimpiazzamento ed inoltre in corrispondenza di quale riferimento il blocco e' eliminato.

3) [5/40] Si supponga di aver migliorato una macchina in modo da far si' che esegua tutte le operazioni in virgola mobile sei volte piu' velocemente e si analizzi come si comporta lo speedup quando la modifica viene introdotta. Se prima del miglioramento il tempo di esecuzione di un dato benchmark e' di 12 secondi, quale sara' lo speedup nel caso in cui meta' dei 12 secondi sono spesi per l'esecuzione delle operazioni in virgola mobile?

4) Non assegnato
5) Non assegnato
6) Non assegnato

7) [12/40] Descrivere e sintetizzare in Verilog una rete sequenziale utilizzando il modello di Moore con un ingresso X su due bit e un'uscita Z su un bit tale che se X[1] e X[0] sono entrambi 1 e X[0] ha assunto per tre volte il valore uno nei cicli precedenti non necessariamente consecutivi, l'uscita Z diventa 1 e rimane tale fino al primo 1 successivo su X[0] con X[1] uguale a 0, allorché l'uscita Z ritorna a 0. Esempio:

```
X[0]...0010|1100|0010|1000|1101|1001|1...
X[1]...0000|0000|0000|1010|0001|0011|1...
Z   ...0000|0000|0000|1111|0001|0001|1...
```

Tracciare il diagramma di temporizzazione come verifica della correttezza dell'unità. Nota: si puo' svolgere l'esercizio su carta oppure con ausilio del simulatore salvando una copia dell'output (diagramma temporale) e del programma Verilog su USB-drive del docente. Modello del diagramma temporale da tracciare:



Testbench:

```
module Testbench;
  reg reset_; initial begin reset_=0; #22 reset_=1; #300; $stop; end
  reg clock; initial clock=0; always #5 clock<=(!clock);
  reg[1:0] X;
  wire  z=Xxx.z;
  wire[2:0] STAR=Xxx.STAR;
  initial begin X='B00;
    wait(reset_==1);
    @(posedge clock); X<='B00;@(posedge clock); X<='B00;@(posedge clock); X<='B01;@(posedge clock); X<='B00;
    @(posedge clock); X<='B01;@(posedge clock); X<='B01;@(posedge clock); X<='B00;@(posedge clock); X<='B00;
    @(posedge clock); X<='B00;@(posedge clock); X<='B00;@(posedge clock); X<='B01;@(posedge clock); X<='B00;
    @(posedge clock); X<='B11;@(posedge clock); X<='B00;@(posedge clock); X<='B10;@(posedge clock); X<='B00;
    @(posedge clock); X<='B01;@(posedge clock); X<='B01;@(posedge clock); X<='B00;@(posedge clock); X<='B11;
    @(posedge clock); X<='B01;@(posedge clock); X<='B00;@(posedge clock); X<='B10;@(posedge clock); X<='B11;
    @(posedge clock); X<='B11;#10
    $finish;
    end
  XXX Xxx(X,Z,clock,reset_);
endmodule
```

COMPITO di ARCHITETTURA DEI CALCOLATORI del 06-09-2018

Instructions

Opcode+Funct (hexadecimal)	Instruction	Example	Meaning	Comments
00+20/00+21	**add**	`add/addu $1,$2,$3`	$1 = $2 + $3	(signed/unsigned) 3 operands; exception possible
00+22/00+23	**subtract**	`sub/subu $1,$2,$3`	$1 = $2 - $3	(signed/unsigned) 3 operands; exception possible
08/09	**add immediate**	`addi/addiu $1,$2,100`	$1 = $2 + 100	(signed/unsigned) + constant ; exception possible
00+18/00+19	**multiplication**	`mult/multu $1, $2`	Hi,Lo= $1 x $2	(signed/unsigned) 64-bit Product ; result in Hi,Lo
00+1A/00+1B	**division**	`div/divu $1, $2`	Hi= $1 % $2, Lo = $1 / $2	(signed/unsigned) division
00+10/00+12	**move from Hi / move from Lo**	`mfhi/mflo $1`	$1 = Hi ($1 = Lo)	Create copy of Hi (Create a copy of Lo)
00+2A/00+2B	**set on less than**	`slt/sltu $1,$2,$3`	if ($2 < $3) $1 = 1; else $1 = 0	(signed/unsigned) compare $2 and $3 (less than)
0A/0B	**set on less than immediate**	`slti/sltiu $1,$2,100`	if ($2 < 100) $1 = 1; else $1 = 0	(signed/unsigned) compare $2 and constant (less than)
00+24/25/26/27	**and / or / xor / nor**	`and/or/xor/nor $1,$2,$3`	$1=$2&$3 / $2|$3 / $2^$3 / !($2|$3)	3 register operands; Logical AND/OR/XOR/NOR
0C/0D/0E	**and /or / xor immediate**	`andi/ori/xori $1,$2,100`	$1 = $2 & 100 / $2 | 100 / $2 ^100	Logical AND/OR/XOR register, constant
00+00	**shift left logical**	`sll $1,$2,10`	$1 = $2 << 10	Shift left by constant
00+02/00+03	**shift right (l=logical,a=arithmetic)**	`srl/sra $1,$2,10`	$1 = $2 >> 10	Shift right by constant (for arithmetic: sign is preserved)
23/20	**load word / load byte**	`lw/lb $1,100($2)`	$1 = Memory[$2+100]	Data from memory to register
24	**load byte unsigned**	`lbu $1,100($2)`	$1 = Memory[$2+100]	Data from mem. To reg.; no sign extension
2B/28	**store word / store byte**	`sw/sb $1,100($2)`	Memory[$2+100] = $1	Data from register to memory
0F	**load upper immediate**	`lui $1,0x1234`	$1=0x1234'0000	load most significant 16 bits
PSEUDOINSTRUCTION	**load address**	`la $1,var`	$1 = &var	Load address of var (lui $1,H16(&var);ori $1, L16(&var)) H16/L16=high/low 16 bits of &var
02	**jump**	`j 10000`	go to 10000	Jump to target address
00+08	**jump register**	`jr $31`	go to $31	For switch, procedure return
03	**jump and link**	`jal 10000`	$31 = PC + 4;go to 10000	For procedure call
04	**branch on equal**	`beq $1,$2,100`	if ($1 = = $2) go to PC+4+100	Equal test; PC relative branch
05	**branch on not equal**	`bne $1,$2,100`	if ($1 != $2) go to PC+4+100	Not equal test; PC relative
00+0C	**syscall**	`syscall`	call OS service $v0	See table of system calls below
10+10,rs=10	**rfe**	`rfe`	shift right (k,e) bits in STATUS reg	Exit Kernel Mode, Enable Interrupts
PSEUDOINSTRUCTION	**branch unconditional**	`b 100`	go to PC+4+100	PC relative branch (e.g., beq $0,$0,100)
PSEUDOINSTRUCTION	**no operation**	`nop`	do nothing	Do nothing (e.g. sll $0,$0,0)
30	**load-linked**	`ll $1,100($2)`	$1=Memory[$2+100]	Read and start to monitor the given memory location
38	**store-conditional**	`sc $1,100($2)`	Memory[$2+100]=$1 or →	return 0 if a coherence action happens since the previous ll ($1 must be different from 0)
11+00 fmt=10/11	**add.s / add.d**	`add.x $f0,$f2,$f4`	$f0=$f2+$f4	Single and double precision add
11+01 fmt=10/11	**sub.s / sub.d**	`sub.x $f0,$f2,$f4`	$f0=$f2-$f4	Single and double precision subtraction
11+02 fmt=10/11	**mul.s / mul.d**	`mul.x $f0,$f2,$f4`	$f0=$f2*$f4	Single and double precision multiplication
11+03 fmt=10/11	**div.s / div.d**	`div.x $f0,$f2,$f4`	$f0=$f2/$f4	Single and double precision division
11+05 fmt=10/11	**abs.s / abs.d**	`abs.x $f0,$f2`	$f0=ABS($f2)	Single and double precision absolute value
11+06 fmt=10/11	**mov.s / mov.d**	`mov.x $f0,$f2`	$f0←$f2	Single and double precision move
11+07 fmt=10/11	**neg.s / neg.d**	`neg.x $f0,$f2`	$f0= – ($f2)	Single and double precision opposite value
11+3C(31,32,3D,3E,3F) fmt=10/11	**c.lt.s / c.lt.d (ne,eq,gt,le,ge)**	`c.lt.x $f0,$f2`	Temp=($f0<$f2)	Single and double: compare $f0 and $f2 <,=,!=,>,<=>=
11+00 fmt=4/0	**move to/from coprocessor 1**	`mtc1/mfc1 $1,$f2`	$f2=$1 / $1=$f2	Move $1 to/from C1reg. $f2 (no conversion)
10+00 fmt=4/0	**move to/from coprocessor 0**	`mtc0/mfc0 $1,$2`	$c2=$1 / $1=$c2	Move $1 to/from C0 reg. $f2 (no conversion)
11+00 fmt=6/2	**move to/from control reg of cop.1**	`ctc1/cfc1 $1,$cf2`	$cf2=$1 / $1=$cf2	Move $1 to/from C1-CONTROL register
11 fmt=8,ft=1/0	**branch on true/false**	`bc1t/bc1f label`	If (Temp = = true/false) go to label	Temp is 'Condition-Code'
31/39	**load/store floating point (32bit)**	`lwc1/swc1 $f0,0($1)`	$f0←Memory[$1] / Memory[$1]←$f0	Data from FP (C1) register to memory
11+21,fmt=10/11+22,fmt=11	**convert from/to single to/from double**	`cvt.d.s/cvt s.d $f0,$f2`	$f0=(double)$f2/$f0=(single)$f2	Type conversion
11+24,fmt=11/11+20	**convert from/to single to/from integer**	`cvt.w.s/cvt s.w $f1,$f0`	$f1=(int)$f0 / $f0=(single)$f2	Type conversion

Register Usage

Name	Reg. Num.	Usage
$zero	0	The constant value 0
$s0-$s7	16-23	Saved
$t0-$t9	8-15,24-25	Temporaires
$a0-$a3	4-7	Arguments

Name	Reg.Num.	Usage
$v0-$v1	2-3	Results
$fp, $sp	30,29	frame pointer, stack pointer
$ra, $gp	31,28	return address, global pointer
$k0-$k1	26,27	Kernel usage

Reg. Num.	Usage
$f0, $f2	Return values
$f12,$f14	Function arguments
$f20,$f22,$f24,$f26,$f28,$f30	Saved registers
$f4,$f6,$f8,$f10,$f16,$f18	Temporaries registers

System calls

Service Name	Service Num. ($v0)	INPUT Arguments	OUTPUT Arguments
print_int	1	$a0=integer to print	---
print_float	2	$f12=float to print	---
print_double	3	($f12,$f13)=double to print	---
print_string	4	$a0=address of ASCIIZ string to print	---
read_int	5	---	$v0=integer
read_float	6	---	$f0=float
read_double	7	---	$f0-f1=double
read_string	8	$a0=address of input buffer, $a1=max characters to read	---
sbrk	9	$a0=Number of bytes to be allocated	$v0=pointer to the allocated memory
exit	10	---	---

COMPITO di ARCHITETTURA DEI CALCOLATORI del 06-09-2018

SOLUZIONE

ESERCIZIO 1

```
.data
nul: .asciiz ""

.text
.globl main

itoa: add $t0, $0, $a0
      add $t1, $0, $0
      add $t2, $0, 10
div_start:
      slti $t3, $t0, 10
      bne $t3, $0, div_end

      div $t0, $t2
      mfhi $t4
      mflo $t0
      addi $t4, $t4, 0x30
      addi $t1, $t1, 1
      addi $sp, $sp, -1
      sb $t4, 0($sp)

      j div_start
div_end:
      addi $t0, $t0, 0x30
      addi $t1, $t1, 1
      addi $sp, $sp, -1
      sb $t0, 0($sp)

      add $a0, $0, $t1
      addi $a0, $a0, 1
      ori $v0, $0, 9
      syscall

      add $t5, $0, $v0
sb_start:
      lb $t6, 0($sp)
      addi $sp, $sp, 1
      addi $t1, $t1, -1
      sb $t6, 0($t5)
      addi $t5, $t5, 1
      beq $t1, $0, sb_end
      j sb_start
sb_end:
      la $t7, nul
      lb $t8, 0($t7)
      sb $t8, 0($t5)
      jr $ra
```

```
main: ori $v0, $0, 5
      syscall

      add $a0, $0, $v0

      jal itoa

      add $a0, $0, $v0
      ori $v0, $0, 4
      syscall

      ori $v0, $0, 10
      syscall
```



ESERCIZIO 2

Sia X il generico riferimento, A=associativita', B=dimensione del blocco, C=capacita' della cache.

Si ricava S=C/B/A=# di set della cache=384/64/3=2, XM=X/B, XS=XM%S, XT=XM/S:

```
A=3, B=64, C=384, RP=LRU, Thit=4, Tpen=40, 20 references:
=== T    X    XM  XT  XS  XB  H [SET]:USAGE [SET]:MODIF  [SET]:TAG
=== R  177    2   1   0  49  0 [0]:2,0,0 [0]:0,0,0  [0]:1,-,-
=== W 1163   18   9   0  11  0 [0]:1,2,0 [0]:0,0,0  [0]:1,9,-
=== R  223    3   1   1  31  0 [1]:2,0,0 [1]:0,0,0  [1]:1,-,-
=== W 2181   34  17   0   5  0 [0]:0,1,2 [0]:0,0,0  [0]:1,9,17
=== R  200    3   1   1   8  1 [1]:2,0,0 [1]:0,0,0  [1]:1,-,-
=== W 3221   50  25   0  21  0 [0]:2,0,1 [0]:0,0,0  [0]:25,9,17
=== R  175    2   1   0  47  0 [0]:1,2,0 [0]:0,0,0  [0]:25,1,17
=== W 1184   18   9   0  32  0 [0]:0,1,2 [0]:0,0,0  [0]:25,1,9
=== R 2182   34  17   0   6  0 [0]:2,0,1 [0]:0,0,0  [0]:17,1,9
=== W 3201   50  25   0   1  0 [0]:1,2,0 [0]:0,0,0  [0]:17,25,9
=== R 4176   65  32   1  16  0 [1]:1,2,0 [1]:0,0,0  [1]:1,32,-
=== W 8173  127  63   1  45  0 [1]:0,1,2 [1]:0,0,0  [1]:1,32,63
=== R 2176   34  17   0   0  1 [0]:2,1,0 [0]:0,0,0  [0]:17,25,9
=== W 9183  143  71   1  31  0 [1]:2,0,1 [1]:0,0,0  [1]:71,32,63
=== R 8251  128  64   0  59  0 [0]:1,0,2 [0]:0,0,0  [0]:17,25,64
=== W 4176   65  32   1  16  1 [1]:1,2,0 [1]:0,1,0  [1]:71,32,63
=== R 2201   34  17   0  25  1 [0]:2,0,1 [0]:0,0,0  [0]:17,25,64
=== W 3180   49  24   1  44  0 [1]:0,1,2 [1]:0,1,0  [1]:71,32,24
=== R 5171   80  40   0  51  0 [0]:1,2,0 [0]:0,0,0  [0]:17,40,64
=== W 7178  112  56   0  10  0 [0]:0,1,2 [0]:0,0,0  [0]:17,40,56
-------------------------------------
P1 Nmiss=16   Nhit=4  Nref=20  mrate=0.800000   AMAT=36
```

LISTA BLOCCHI USCENTI:

```
(out: XM=2  XT=1  XS=0 )
(out: XM=18 XT=9  XS=0 )
(out: XM=34 XT=17 XS=0 )
(out: XM=50 XT=25 XS=0 )
(out: XM=2  XT=1  XS=0 )

(out: XM=3  XT=1  XS=1 )
(out: XM=18 XT=9  XS=0 )

(out: XM=127 XT=63 XS=1 )
(out: XM=50 XT=25 XS=0 )
(out: XM=128 XT=64 XS=0 )
```

CONTENTUTI dei 2 SET al termine:

ESERCIZIO 3

Si tratta di applicare la legge di Amdhal: $S = \frac{1}{\frac{p}{a}+(1-p)}$ dove S e'lo speed-up che si ottiene migliorando di un fattore a una parte o una peculiarita' che incide per una frazione pari a p rispetto all'intero sistema. Nel nostro caso la peculiarita' e' data dalle operazioni in virgola mobile quindi che incidono sul tempo totale di esecuzione per una parte pari a 0.5. Inoltre tale peculiarita' viene accelerata di un fattore a=6. Quindi:

$$S = \frac{1}{\frac{p}{a}+(1-p)} = \frac{1}{\frac{0.5}{6}+(1-0.5)} = \frac{12}{7}$$

Per definizione inoltre lo speed-up è pari a $S = T_{CPU,prima}/T_{CPU,dopo}$ dove $T_{CPU,prima}$ è il tempo di esecuzione prima del miglioramento e $T_{CPU,dopo}$ è il tempo di esecuzione dopo il miglioramento. Quindi:

$$T_{CPU,dopo} = \frac{T_{CPU,prima}}{S} = \frac{12\ s}{12/7} = 7\ s$$

COMPITO di ARCHITETTURA DEI CALCOLATORI del 06-09-2018

SOLUZIONE

ESERCIZIO 4



Modello di Moore:




```
module XXX(x,z,clock,reset_);
input clock,reset_;
input[1:0] x;
output z;
reg[2:0] STAR;
parameter
S0='B000,S1='B001,S2='B010,S3='B011,S4='B100;
assign z =(STAR==S4)?1:0;
always @(reset_==0) #1 STAR<=S0;
always @(posedge clock) if(reset_==1) #3
```

```
casex(STAR)
   S0:STAR<=(x=='B00||x=='B10)?S0:S1;
   S1:STAR<=(x=='B00||x=='B10)?S1:S2;
   S2:STAR<=(x=='B00||x=='B10)?S2:S3;
   S3:STAR<=(x=='B00||x=='B10||x=='B01)?S3:S4;
   S4:STAR<=(x=='B00||x=='B10||x=='B11)?S4:S3;
endcase
endmodule
```