Università degli Studi di Siena
Dipartimento di Ingegneria dell'Informazione e Scienze Matematiche (DIISM)
Insegnamento di
Architettura dei Calcolatori 2020-2021
 
 
 ultime notizie (home)
 registrazione matricola
 lezioni
(accesso riservato)
 errata-corrige slides
 tools per esercitazioni
 programma
 compitini/compiti
 progetti
 modalità esame
 feedback
 RELATED LINKS
bgcolor="#FFFFFF" width="840" height="1160" border="0" cellpadding="0" cellspacing="0" valign="top" align="left">
 TRACCIA A01
REALIZZAZIONE DI PORTA SERIALE IN VERILOG
Realizzare una porta seriale in Verilog con le funzionalità base che simuli ad esempio i registri RBR/THR, DLM/DLL, LCR e buffer FIFO sulla falsariga di quanto visto nella lezione 15.
 TRACCIA A02
REALIZZAZIONE DI PORTA TIMER 8254-A IN VERILOG
Realizzare una timer tipo 8254-A in Verilog con le funzionalità base e che simuli ad esempio i registri sulla falsariga di quanto visto nella lezione 14.